ความท้าทายทั่วไปเมื่อใช้ AMD XCZU47DR-2FFVE1156I Zynq UltraScale+ RFSoC

AMD XCZU47DR-2FFVE1156I เป็นอุปกรณ์ Zynq UltraScale+ RFSoC แบบบูรณาการสูงที่รวมตัวแปลงข้อมูล RF, แฟบริก FPGA และความสามารถในการประมวลผลแบบมัลติคอร์ไว้ในชิปตัวเดียว แม้ว่าจะให้ประสิทธิภาพที่ยอดเยี่ยมสําหรับเรดาร์ การสื่อสารไร้สาย และแอปพลิเคชันวิทยุที่กําหนดโดยซอฟต์แวร์ (SDR) แต่นักพัฒนามักพบกับความท้าทายที่เกี่ยวข้องกับการจัดลําดับพลังงาน

ในบรรดาปัญหาเหล่านี้ปัญหาที่เกี่ยวข้องกับพลังงานมักเป็นปัญหาที่ยากที่สุดในการวินิจฉัยระหว่างการนําฮาร์ดแวร์มาใช้

1. ปัญหาการจัดลําดับพลังงานและเส้นทางการรั่วไหล

การจัดลําดับพลังงานเป็นหนึ่งในแง่มุมที่มักถูกมองข้ามมากที่สุดเมื่อทํางานกับอุปกรณ์ RFSoC เนื่องจากสถาปัตยกรรมพลังงานแบบหลายรางที่ซับซ้อน

อาการ

ก่อนเปิดใช้งานรางจ่ายไฟของระบบหลัก (เช่น 3.3V) มัลติมิเตอร์แบบดิจิตอลอาจตรวจจับแรงดันไฟฟ้าที่เพิ่มขึ้นอย่างช้าๆ ประมาณ 0.45V บนราง เช่น MGTAVTT (1.2V) หรือ VCC_PSAUX (1.8V)

เงื่อนไขนี้อาจทําให้พิน PS_ERROR_OUT ยืนยันสูง ทําให้ระบบประมวลผล (PS) ไม่สามารถเริ่มต้นให้เสร็จสมบูรณ์ได้

สาเหตุที่แท้จริง

ในกรณีส่วนใหญ่ ปัญหาไม่ได้เกิดจากตัวควบคุมพลังงานที่ผิดพลาด

โดยทั่วไปจะเป็นผลมาจากการฉีดกระแสย้อนกลับผ่านเส้นทางการรั่วไหลโดยไม่ได้ตั้งใจ เมื่อพิน FPGA I/O หรืออินเทอร์เฟซตัวรับส่งสัญญาณได้รับแรงดันไฟฟ้าจากอุปกรณ์ภายนอก (เช่น เครื่องกําเนิดสัญญาณนาฬิกาหรือตัวเชื่อมต่อ) ก่อนที่รางจ่ายไฟที่เกี่ยวข้องจะทํางานเต็มที่ กระแสไฟฟ้าสามารถไหลย้อนกลับผ่านไดโอดป้องกัน ESD ภายในของอุปกรณ์ สิ่งนี้จะสร้างแรงดันไฟฟ้าก่อนอคติบนรางไฟฟ้าหลัก

โซลูชั่นที่แนะนํา

ทําตามลําดับการเปิดเครื่องที่แนะนํา

สําหรับอุปกรณ์ RFSoC โดยทั่วไปแนะนําให้ใช้ลําดับต่อไปนี้:

VCC_PSAUX → VCC_PSINTFP → VCC_PSINTLP → VCC_PSPLL → VCC_INT → VCC_BRAM → MGTAVCC/MGTAVTT

การจัดลําดับการปิดเครื่องควรเป็นไปตามลําดับย้อนกลับ

ตรวจสอบ I/O Voltage ความเข้ากันได้

ตรวจสอบให้แน่ใจว่าอุปกรณ์ภายนอกทั้งหมดที่เชื่อมต่อกับ FPGA ไม่ขับเคลื่อนสัญญาณก่อนที่ราง VCCO ของธนาคาร FPGA ที่เกี่ยวข้องจะใช้งานได้

ตรวจสอบพลังงานที่ดีและเปิดใช้งานสัญญาณ

ตรวจสอบว่าสัญญาณ Power Good (PG) และ Enable (EN) ได้รับการกําหนดค่าอย่างถูกต้อง เพื่อให้ตัวควบคุมดาวน์สตรีมเปิดใช้งานหลังจากที่รางต้นน้ําเสถียรแล้วเท่านั้น

2. ความท้าทายในการกําหนดค่า RF-ADC และ RF-DAC

ตัวแปลงข้อมูล RF ในตัวเป็นข้อได้เปรียบหลักของ XCZU47DR แต่ยังแนะนําข้อผิดพลาดในการออกแบบทั่วไปหลายประการ

ปัญหาที่ 1: ความเข้าใจผิด ADC/DAC Full-Scale Range

อาการ

แม้ว่า RF-ADC จะให้ความละเอียด 14 บิต แต่ข้อมูลจะถูกถ่ายโอนผ่านอินเทอร์เฟซ AXI-Stream 16 บิต

นักพัฒนาหลายคนสันนิษฐานอย่างไม่ถูกต้องว่าช่วงดิจิทัลเต็มรูปแบบคือ:

±32768

อย่างไรก็ตาม ข้อมูลตัวแปลง RFSoC จะสอดคล้องกับ MSB ซึ่งหมายความว่าสองบิตล่างไม่ใช่ข้อมูลการแปลงที่ถูกต้อง

การตีความที่ถูกต้อง

ช่วงดิจิตอลเต็มรูปแบบที่แท้จริงคือ:

±16384

การใช้ ±32768 ในการประมวลผลสัญญาณหรือการคํานวณกําลังอาจส่งผลให้เกิดข้อผิดพลาดในการวัดที่สําคัญ

แนะนํา

ถือว่าเอาต์พุตของตัวแปลงเป็นค่าที่มีประสิทธิภาพ 14 บิตเมื่อทําการคํานวณสัญญาณและพลังงานโดยใช้ซอฟต์แวร์

ปัญหาที่ 2: การลดทอนสัญญาณอย่างมีนัยสําคัญในย่านความถี่ 5–6 GHz

อาการ

แม้ว่าอุปกรณ์จะรองรับแบนด์วิดท์แบบอะนาล็อกสูงถึง 6 GHz แต่วิศวกรมักจะสังเกตเห็นการลดทอนอย่างรุนแรงและคุณภาพสัญญาณที่ลดลงในช่วงความถี่ 5-6 GHz

สาเหตุที่แท้จริง

ปัจจัยหลักสองประการมักก่อให้เกิดปัญหานี้:

ข้อจํากัดของวัสดุ PCB

วัสดุ FR4 มาตรฐานแสดงการสูญเสียการแทรกที่เพิ่มขึ้นอย่างรวดเร็วสูงกว่าประมาณ 5 GHz

ตัวแปลง RF และการกําหนดค่าห่วงโซ่สัญญาณ

การตั้งค่าตัวแปลง การกําหนดค่าการตอกบัตร หรือการออกแบบเส้นทางสัญญาณที่ไม่เหมาะสมอาจทําให้ประสิทธิภาพลดลงไปอีก

โซลูชั่นที่แนะนํา

การเพิ่มประสิทธิภาพฮาร์ดแวร์

• ใช้ลามิเนต RF ที่มีการสูญเสียต่ํา เช่น Rogers 4350B
• เพิ่มประสิทธิภาพการกําหนดเส้นทางอิมพีแดนซ์ที่ควบคุม
• ย่อขนาดผ่านการเปลี่ยนภาพ
• ลดความไม่ต่อเนื่องในเส้นทางสัญญาณ RF

3. การพัฒนาสถาปัตยกรรมที่แตกต่างกันและการพิจารณาด้านความร้อน

ปัญหา: ความซับซ้อนของระบบที่แตกต่างกันแบบมัลติคอร์

อาการ

แอพพลิเคชั่นจํานวนมากใช้พร้อมกัน:

• Linux ทํางานบนโปรเซสเซอร์ Quad-core Cortex-A53
• RTOS ทํางานบนโปรเซสเซอร์ Cortex-R5F แบบดูอัลคอร์
• ลอจิกที่ตั้งโปรแกรมได้เอฟพีจีเอ (PL)

การโต้ตอบระหว่างโดเมนเหล่านี้สามารถเพิ่มความซับซ้อนในการดีบักได้อย่างมาก

ปัญหาที่พบบ่อย ได้แก่

• ความขัดแย้งของความสอดคล้องกันของแคช
• ข้อผิดพลาดในการซิงโครไนซ์หน่วยความจําที่ใช้ร่วมกัน
• ความล้มเหลวในการสื่อสารระหว่างโปรเซสเซอร์
• ระบบค้างโดยไม่คาดคิด

โซลูชั่นที่แนะนํา

ใช้แพลตฟอร์มการพัฒนาแบบครบวงจรของ AMD Vitis

หลีกเลี่ยงการแยกเวิร์กโฟลว์การพัฒนาซอฟต์แวร์และฮาร์ดแวร์ทุกครั้งที่ทําได้ Vitis จัดเตรียมสภาพแวดล้อมแบบครบวงจรสําหรับการดีบักและการเพิ่มประสิทธิภาพระดับระบบ

กําหนดความรับผิดชอบของผู้ประมวลผลตั้งแต่เนิ่นๆ

กําหนดความรับผิดชอบของ:

• APU (แอปพลิเคชัน Linux)
• RPU (การควบคุมแบบเรียลไทม์)
• PL (การเร่งด้วยฮาร์ดแวร์)

หน่วยความจําที่ใช้ร่วมกันและทรัพยากร OCM สามารถใช้เพื่อใช้การสื่อสารระหว่างโดเมนที่มีประสิทธิภาพ

ความท้าทายทางวิศวกรรมเพิ่มเติม

นอกเหนือจากปัญหาทั่วไปที่กล่าวถึงข้างต้นแล้ว วิศวกรอาจพบปัญหาที่คาดเดาได้น้อยกว่าหลายประการในระหว่างการปรับใช้ในโลกแห่งความเป็นจริง ได้แก่:

• การเสื่อมสภาพของ EVM ที่เกิดจากความกระวนกระวายใจของนาฬิกา
• ความล้มเหลวในการฝึกอบรมคอนโทรลเลอร์ DDR ในช่วงอุณหภูมิกว้าง
• การแย่งชิงแบนด์วิดท์บัส AXI ระหว่างโดเมน PS และ PL
• แพ็กเก็ตข้อมูลสูญหายเป็นระยะภายใต้ภาระงานหนัก

ปัญหาเหล่านี้มักทําซ้ําได้ยากผ่านการจําลองเพียงอย่างเดียว และมักจะต้องมีการตรวจสอบฮาร์ดแวร์ที่กว้างขวางและประสบการณ์การดีบักภาคสนาม

แนวทางปฏิบัติที่ดีที่สุดและคําแนะนําขั้นสุดท้าย

การปรับใช้ XCZU47DR-2FFVE1156I ที่ประสบความสําเร็จจําเป็นต้องปฏิบัติตามขั้นตอนการพัฒนาและการตรวจสอบที่แนะนําอย่างเคร่งครัด

เพื่อลดความเสี่ยงของโครงการ ให้พิจารณาแนวทางปฏิบัติที่ดีที่สุดต่อไปนี้:

• ปฏิบัติตามแนวทางการจัดลําดับพลังงานของ AMD ตั้งแต่ขั้นตอนการออกแบบแรกสุด
• ดําเนินการตรวจสอบประสิทธิภาพ RF โดยใช้สถานการณ์แอปพลิเคชันที่เป็นตัวแทน
• ตรวจสอบพฤติกรรมความร้อนภายใต้ปริมาณงานการประมวลผลสูงสุด
• ใช้บอร์ดประเมินผลหรือตัวอย่างทางวิศวกรรมสําหรับการทดสอบการพิสูจน์แนวคิดตั้งแต่เนิ่นๆ
• ดําเนินการตรวจสอบระดับระบบก่อนการเปิดตัวฮาร์ดแวร์ขั้นสุดท้าย

การทํางานร่วมกันด้านเทคนิคอย่างต่อเนื่องมักเป็นวิธีที่เร็วที่สุดในการแก้ปัญหาความท้าทายทางวิศวกรรมที่ซับซ้อน ไม่ว่าประสบการณ์ของคุณจะเกี่ยวข้องกับการเพิ่มประสิทธิภาพสถาปัตยกรรมพลังงาน การกําหนดค่า RF-ADC การออกแบบการตอกบัตร หรือเทคนิคการเร่งความเร็ว FPGA การแบ่งปันข้อมูลเชิงลึกที่เป็นประโยชน์สามารถช่วยให้ชุมชนวิศวกรรมทั้งหมดหลีกเลี่ยงการทําซ้ําการออกแบบที่มีค่าใช้จ่ายสูง

หากคุณต้องการเอกสารทางเทคนิค การออกแบบอ้างอิง ตัวอย่างทางวิศวกรรม หรือความช่วยเหลือในการเลือกอุปกรณ์และโซลูชันทางเลือกติดต่อเรา.