ວິທີປັບປຸງການເລືອກ FPGA ເພື່ອຫລຸດຜ່ອນຄ່າໃຊ້ຈ່າຍ BOM: ຄໍາແນະນໍາທາງຍຸດທະສາດສໍາລັບວິສະວະກອນຮາດແວຣ໌

1. ຄ່າໃຊ້ຈ່າຍທີ່ເຊື່ອງຊ້ອນຂອງວິສະວະກອນເກີນໄປ

ໃນ ການ ພັດທະນາ hardware ທີ່ ໃຊ້ FPGA, ມີ ກັບ ດັກ ທີ່ ຄ້າຍຄື ກັນ: ການ ເລືອກ chip ທີ່ ມີ ຈຸລັງ logic 30% ຫລາຍ ກວ່າ ທີ່ ຈໍາເປັນ "ໃນ ກໍລະນີ." ເຖິງແມ່ນວ່າສິ່ງນີ້ໃຫ້ຄວາມປອດໄພ, ແຕ່ມັນເຮັດໃຫ້ຄ່າໃຊ້ຈ່າຍໃນການຜະລິດຂອງເຈົ້າເພີ່ມຂຶ້ນຢ່າງໃຫຍ່ຫຼວງໃນວົງຈອນຊີວິດຂອງຜະລິດຕະພັນ. ສໍາລັບຜະລິດຕະພັນ terminal ທີ່ມີປະລິມານສູງ, ວິທີທີ່ເກີດຜົນດີທີ່ສຸດໃນການຫລຸດຜ່ອນຄ່າໃຊ້ຈ່າຍຂອງ BOM ເລີ່ມຕົ້ນດ້ວຍການສອດຄ່ອງຢ່າງຖືກຕ້ອງລະຫວ່າງຂໍ້ຮຽກຮ້ອງການອອກແບບທີ່ແທ້ຈິງຂອງເຈົ້າ ແລະ ຄວາມສາມາດສະເພາະຂອງ silicon. ຫຼີກລ່ຽງການຈ່າຍຄ່າໃຊ້ຈ່າຍສໍາລັບ "ຊັບພະຍາກອນຜີ" ທີ່ບໍ່ເຄີຍໃຊ້ໃນການສະຫມັກຄັ້ງສຸດທ້າຍຂອງເຈົ້າ.

2. ກໍານົດຂະຫນາດທີ່ຖືກຕ້ອງຂອງຊັບພະຍາກອນ Logic ແລະ IP ຂອງເຈົ້າ

ລາຄາ silicon ແມ່ນ ກ່ຽວ ພັນ ໂດຍ ກົງ ກັບ ຂະຫນາດ ແລະ ຄວາມ ຫນາ ແຫນ້ນ ຂອງ ປະຕູ. ເພື່ອ ໃຫ້ ມີ ປະສິດທິພາບ ຫລຸດຜ່ອນຄ່າໃຊ້ຈ່າຍຂອງ BOM, ນັກວິສະວະກອນຄວນປະເມີນວ່າວຽກພິເສດເຊັ່ນ ການຕິດຕໍ່ກັບຄວາມຊົງຈໍາ ຫຼື ການສື່ສານແບບຕໍ່ເນື່ອງທີ່ມີຄວາມໄວສູງ ສາມາດຈັດການໄດ້ໂດຍກຸ່ມ "Hard IP" (ຕົວຢ່າງ: PCIe, DDR controllers ຫຼື DSP slices) ແທນທີ່ຈະໃຊ້ soft logic ທົ່ວໄປ. ການ ນໍາ ໃຊ້ FPGA ທີ່ ນ້ອຍກວ່າ ພ້ອມ ດ້ວຍ ອຸປະກອນ ທີ່ ຖືກຕ້ອງ ມັກ ຈະ ມີ ປະສິດທິພາບ ຫລາຍ ກວ່າ chip ທີ່ ໃຫຍ່ ກວ່າ ແລະ ມີ ລາຄາ ແພງ ຫລາຍ ກວ່າ ໃນ ຂະນະ ທີ່ ຮັກສາ ລາຄາ ຂອງ ຫນ່ວຍ ໃຫ້ ຕ່ໍາ ທີ່ ສຸດ.

3. ການໃຊ້ພະລັງງານ ແລະ ການຈັດການຄວາມຮ້ອນ

ຄ່າໃຊ້ຈ່າຍຂອງ FPGA ບໍ່ພຽງແຕ່ລາຄາຂອງ silicon ເທົ່ານັ້ນ; ມັນລວມເຖິງສ່ວນປະກອບທີ່ຈໍາເປັນເພື່ອສະຫນັບສະຫນູນມັນ. FPGA ທີ່ ສູງ ກວ່າ ແລະ ຫິວ ໂຫຍ ພະລັງ ມັກ ຈະ ຮຽກຮ້ອງ ຫມວດ ໄຟຟ້າ ທີ່ ຊັບຊ້ອນ ແລະ ແກ້ ໄຂ ການ ຈັດ ການ ກັບ ຄວາມ ຮ້ອນ ທີ່ ມີ ລາຄາ ແພງ ດັ່ງ ເຊັ່ນ ເຄື່ອງ ຮ້ອນ ຫລື fans. ໂດຍການເລືອກ chip FPGA ທີ່ເຫມາະສົມສໍາລັບການໃຊ້ພະລັງງານທີ່ບໍ່ປ່ຽນແປງ, ທ່ານສາມາດເຮັດໃຫ້ການອອກແບບ Voltage Regulator Module (VRM) ງ່າຍຂຶ້ນ ແລະ ສາມາດກໍາຈັດຄວາມເຢັນໄດ້. ວິທີ ການ ເລືອກ chip ແບບ ຮອບ ຄອບ ນີ້ ເປັນ ຍຸດທະວິທີ ທີ່ "ເຊື່ອງ ຊ້ອນ" ເພື່ອ ຫລຸດຜ່ອນຄ່າໃຊ້ຈ່າຍ BOM ຕະຫລອດທົ່ວການປະກອບສ່ວນ PCB.

4. ຄວາມອົດທົນຂອງສາຍໂສ້ການສະຫນອງ ແລະ ການຊອກຫາໄລຍະຍາວ

ລາຄາ chip ລ່ວງ ຫນ້າ ທີ່ ຕ່ໍາ ບໍ່ ມີ ຄວາມ ຫມາຍ ຫຍັງ ເລີຍ ຖ້າ ຫາກ ເວລາ ນໍາພາ ກະໂດດ ຂຶ້ນ ເຖິງ 52 ອາທິດ ຫລື ຖ້າ ຫາກ ພາກສ່ວນ ນັ້ນ ເຖິງ End of Life (EOL) ກ່ອນ ກໍານົດ, ບັງຄັບ ໃຫ້ ມີ ການ ອອກ ແບບ ໃຫມ່ ທີ່ ມີ ລາຄາ ແພງ. ເພື່ອຫລຸດຜ່ອນຄ່າໃຊ້ຈ່າຍຂອງ BOM ຢ່າງຍືນຍົງ, ລູກຄ້າ terminal ຕ້ອງຈັດລໍາດັບຄວາມສໍາຄັນຂອງຜູ້ຂາຍທີ່ສະເຫນີ node ຂະບວນການທີ່ອາວຸໂສ (ເຊັ່ນ 28nm) ແລະ ຮັບປະກັນຂໍ້ຜູກມັດການສະຫນອງໃນໄລຍະຍາວ. ການ ເລືອກ ຄູ່ ຄອງ silicon ທີ່ ຫມັ້ນຄົງ ແລະ ໄວ້ ວາງໃຈ ໄດ້ ຈະ ໃຫ້ ແນ່ ໃຈ ວ່າ ລາຄາ ແພງ ຈະ ສາມາດ ຄາດ ການ ໄດ້ ແລະ ປ້ອງ ກັນ ຄ່າ ສຸກ ເສີນ ຢ່າງ ຫລວງຫລາຍ ທີ່ ກ່ຽວ ພັນ ກັບ ການ ຊອກ ຫາ ຈາກ ຕະຫລາດ ສີ ຂີ້ ເທົ່າ ຫລື ການ ປິ່ນປົວ board ໃຫມ່ ເພາະ ການ ຂາດ ສ່ວນ ປະກອບ.

ສະຫລຸບ

ການ ຫລຸດ BOM ຂອງ ທ່ານ ບໍ່ ແມ່ນ ກ່ຽວ ກັບ ການ ຫລຸດຜ່ອນ ຄຸນ ນະ ພາບ; ມັນ ກ່ຽວ ກັບ ປະສິດທິພາບ ຂອງ ວິສະວະກອນ. ໂດຍການປະເມີນມາດຕະຖານການເລືອກ FPGA ຄືນໃຫມ່ ໂດຍເອົາໃຈໃສ່ການແບ່ງປັນຊັບພະຍາກອນທີ່ຖືກຕ້ອງ ແລະ ຄວາມຍືນຍົງຂອງສາຍໂສ້ supply - ທ່ານສາມາດບັນລຸຜະລິດຕະພັນ hardware ທີ່ອ່ອນແອ ແລະ ມີຜົນກໍາໄລຫຼາຍກວ່າ.

ພ້ອມແລ້ວບໍທີ່ຈະປັບປຸງການອອກແບບຕໍ່ໄປຂອງທ່ານ? ຕິດຕໍ່ທີມເຕັກນິກຂອງພວກເຮົາມື້ນີ້ສໍາລັບການວິເຄາະຄວາມເຂົ້າກັນໄດ້ໂດຍບໍ່ຕ້ອງເສຍຄ່າ. ຄົ້ນພົບວິທີທີ່ FPGA silicon ທີ່ມີປະສິດທິພາບສູງ ແລະ ມີຄ່າໃຊ້ຈ່າຍສາມາດຊ່ວຍທ່ານໃຫ້ຫລຸດຜ່ອນຄ່າໃຊ້ຈ່າຍຂອງ BOM ແລະ ເລັ່ງເວລາຂອງທ່ານໄປສູ່ຕະຫຼາດ.